このチュートリアルでは、シグナルインティグリティ解析の実行について説明します。 デザインルールやシグナルインティグリティ・モデルなどのデザインパラメータの設定、回路図、PCBエディタからのシグナルインティグリティの実行、ネットスクリーニング解析で使用されるテスト項目の設定、選択されたネットのより詳細な解析の実行、信号線の終端、プリファレンスの設定や波形分析での操作を含みます。

Tutorial TU0113 (v1.3) March 11, 2008

Altium Designerでは、回路図またはPCBエディタから、PCBのシグナルインティグリティ解析を実行し、あらかじめ定められたテストに対するネットスクリーニング結果を評価し、選択されたネットの反射やクロストーク解析を実行し、Waveform Analysisウィンドウで波形を表示、操作することができます

シグナルインテグリティの概要

Altium Designerでは、基板設計完了後だけでなく完了前にもシグナルインティグリティ解析を実行できます。 Altium Designerのシグナルインティグリティ解析では、シミュレーションの入力として高度な伝送路計算とI/Oバッファマクロモデル情報（IBIS）を使用します。 高速信号の反射による影響、およびクロストークのシミュレーションの時は、業界標準のアルゴリズムに基づいた正確なシミュレーションを行ないます。

基板の配線を完了する前に、回路図からの情報を元にあらかじめインピーダンスおよび反射シミュレーションが可能です。 これによって基板レイアウトを始める前に、ネットインピーダンスのミスマッチなどの潜在的なシグナルインティグリティの問題を確認することができます。

配線が完了（あるいは、部分的に配線）した基板では、デザインの特性を確認すため、実際の基板と同じようにインピーダンス、信号反射やクロストーク解析がすべて実行できます。 シグナルインティグリティスクリーニングは、Altium Designerデザインルールシステムの中に構築され、通常のボードDRC（デザインルールチェック）プロセスの一部分として、シグナルインティグリティ違反を確認することができます。 シグナルインティグリティに問題が発見された時、Altium Designerでは、さまざまな終端オプションの効果を表示して、デザインを修正する前に最良の解決方法を発見することができます。

回路図のみのプロジェクトからのシグナルインティグリティ解析の実行

プロジェクトにPCBが無い時でも、回路図のみのデザインでシグナルインティグリティ解析を実行することができます。 解析は、Free Documentとして開かれたドキュメントでは実行できないので、回路図は、プロジェクトの一部分である必要があります。 クロストーク解析は、配線済みネットが必要ですので、回路図のみのプロジェクトでは利用できません。

回路図のみの方法で実行する場合、デフォルトのトラックの平均長さやインピーダンスは、SI Setup Optionsを使用して定義することができます。 シグナルインティグリティ・アナライザは、回路図からPCBデザインルールで使用するスティミュラスと供給ネットを読み込みます。 これらのルールは、PCBレイアウトディレクティブまたはパラメータ セット ディレクティブを回路図で配置することで、ネットにルールを追加することができます。

回路図エディタから回路図を開いて、メニューからTools » Signal Integrityを選択します。 最初に必要なシグナルインティグリティ・モデルを設定します。 そして、最初の結果が表示されるSignal Integrityパネルが表示され、詳細な解析を実行できます。

PCBプロジェクトからのシグナルインティグリティ解析の実行

PCBドキュメントからシグナルインティグリティ解析を実行する時、そのPCBドキュメントは関連する回路図を含むプロジェクトの一部であることが必要です。 プロジェクト内の回路図からシグナルインティグリティを実行でき、同じプロジェクトのPCBからシグナルインティグリティを実行しても同じ効果であることに注意してください。 この時、反射およびクロストーク解析の両方が実行可能になっています。

PCBエディタのメニューから Tools » Signal Integrity を選択すると、先に記述した回路図のみの方法と同じ過程で実行されます。

PCBで回路図部品を関連付けることができますが、配置された部品はコンポーネントリンクでリンクされている必要があります。 これは、Project » Component Linksを選択して確認することができます。 未配線のネットは、ピン間のマンハッタン長を使用して、解析目的のトラック長を推測することに注意してください。

シグナルインテグリティを実行する前に

デザインのシグナルインティグリティ解析を正しく実行し、また正確な結果を得るには、下記の項目を解析開始前に行うことが必要です。

• ネットをシミュレーションする場合、意味のあるシミュレーション結果を得る為の重要なことは、そのネットに接続された出力ピンが少なくとも１個は集積回路（IC）であることが必要です。 この出力ピンは、ネットに信号を供給してシミュレーション結果に反映されます。 例えば、抵抗、コンデンサ、インダクタは、ドライブソースが無いパッシブ部品である為、ネットに信号波形を供給できずシミュレーションが実行できません。
• 各部品のシグナルインティグリティ・モデルタイプは、正確である必要があります。 これは、回路図ドキュメントに配置された部品に関連したシグナルインティグリティ・モデルを編集する際に、Model Assignments ダイアログまたはSignal Integrity ModelダイアログのTypeの項目に正しいモデルタイプをマニュアルで設定します。 このエントリが定義されていない場合、Model Assignmentsダイアログはその特性に基づいた部品のタイプを推測します。 より詳細な説明は、 Model AssignmentsダイアログでのSIモデルの追加 の項目をご参照ください。
• サプライネットに関するデザインルールの設定が必要です。 一般的には、電源ネットとGNDネットの最低2つのルールが必要です。 これらのルールの範囲はネットまたはネットクラスで定義します。 サプライネットは、シグナルインティグリティで解析することができません。 より詳細な説明は、回路図でのシグナルインティグリティのデザインルール 、またはPCBでのシグナルインティグリティのデザインルールの項目をご参照ください。
• Signal Stimulusに関するデザインルールは、デフォルト以外のスティミュラスが必要な場合には、デザインルールの設定が必要になります。
• PCBのレイヤスタックが正しく設定されている必要があります。 シグナルインティグリティ・アナライザには、分割のない連続したパワープレーンレイヤが必要です。 パワープレーンに割り当てられたネットが解析に使用される為、分割（スプリット）プレーンはサポートされません。 もし、それらが無い場合は、仮定・予想したネットが使用されますので、それを避けるためにも適切なネットをパワープレーンにアサインしてください。 各層のコアやプリプレグの厚さも正しく設定する必要があります。 Design » Layer Stack Manager コマンドを使用して、PCBエディタでレイヤスタックを設定します。 PCBの無い回路図のみの方法でシグナルインティグリティを実行する場合、シグナルレイヤ2層パワープレーンレイヤ2層の4層基板の設定をデフォルトとして使用します。 もし、デフォルト以外の層構成にしたい場合は、空のPCBを作成してレイヤスタックで設定することができSignal IntegrityLayer Stack Managerます。

Model Assignments ダイアログでのSIモデルの追加

デザインにシグナルインティグリティ・モデルを追加する最も簡単な方法は、Model Assignmentsダイアログを使用することです

1.メニューから Tools » Signal Integrity を選択します。 プロジェクトで最初にシグナルインティグリティを実行する時にシグナルインティグリティ・モデルが割り当てられていない部品がある場合、Errors or warning foundダイアログが表示されModel Assignmentsボタンを押してSIモデルを設定することができます。

あるいは、Continueボタンをクリックした場合、Signal Integrityパネルが表示され、Model Assignmentsボタンをクリックして、いつでもModel Assignmentsダイアログでモデルの設定を行うことができます。 モデルの割り当てを変更するどのような修正も、既存の解析結果は無効となり、再計算が必要となることに注意してください。
もし、モデルがすべての部品に対して既に設定されている場合、SI Setup Optionsダイアログが表示されます。 詳しくはSI 設定オプション の項目をご参照ください。
2. Errors or warnings foundダイアログのModel AssignmentsボタンをクリックするとSignal Integrity Models Assignmentsダイアログが表示されます。
Models Assignmentsダイアログが開いた時、シグナルインティグリティ・モデルが定義されていない部品に対しては相当と思われるモデルの割り付けを自動で試みます。 既にモデルが定義（またモデル情報）されていたものを含むすべての部品は、Models Assignmentsダイアログに表示されます。

各部品は、以下のリストに記述されているような状態を割り当てられます。

Model Assignments ダイアログでの部品モデルの修正

1.モデルを修正したい部品を選択します。
2.正しい種類を選択します。 シグナルインティグリティには7種の部品（抵抗、コンデンサ、インダクタ、ダイオード、BJT、コネクタ、IC）があります。 各部品のTypeは、その欄のドロップダウンか、右クリックメニューで選択することができます。
3.抵抗、コンデンサ、インダクタの場合は定数を設定してください。 可能な場合、Model Assignmentsダイアログでは、部品のコメントフィールドとパラメータに基づいて、この欄で部品の正しい値を設定します。 もし必要ならば定数の修正を行なってください。 複合部品（抵抗アレーなど）の場合は、欄でクリックして表示されたダイアログで修正します（詳細は、シグナルインティグリティのモデルを部品へマニュアルで追加 を参照してください）。
4.部品がICの場合、シミュレーションで使用するピンモデルの特性を決定しますので、テクノロジータイプの選択は重要です。 これは、欄のドロップダウンリストを選択するか、右クリックメニュー（Change Technology）の一覧から選択します。
5.最後に、IBISモデルといったModel Assignmentsダイアログでの設定以上に詳細な指定が必要かもしれません。 これは、右クリックメニューからAdvancedを選択して設定することができます。 この過程の詳細は、シグナルインティグリティのモデルを部品へマニュアルで追加 を参照してください。

モデルの保存

一度、部品のモデル割り付けの設定が完了すれば、この情報は回路図ドキュメントに保存することができます。
1. Setup Signal Integrity ダイアログで、更新するすべての部品のUpdate Schematic欄にチェックを入れます。 それから、Update Models in Schematicボタンをクリックします。
2.選択された各部品のすべての新しいシグナルインティグリティ・モデル（または、修正したモデル）は、回路図ドキュメントに追加されます。 その後、回路図ドキュメントを保存する必要があります。

シグナルインティグリティ解析を続けている間はモデルを保存する必要はありません。 もし、モデルが保存されていなくても、解析はModel Assignmentsダイアログに表示されているモデル設定で行なわれます。 しかし、次にシグナルインティグリティ・ツールを実行した場合には、保存されていない情報は失われています。

シグナルインティグリティのモデルを部品へマニュアルで追加

シグナルインティグリティ・モデルは、統合された部品にリンクされています。 新しい統合された部品ライブラリにシグナルインティグリティ・モデルを組み込むこともできます。
1.回路図エディタに配置された部品にシグナルインティグリティ・モデルを追加するには、部品をダブルクリックしてComponent Propertiesダイアログを表示させます。

2. Model list 領域の Add ボタンをクリックし、Add New ModelダイアログでSignal Integrity をモデルタイプとして選びます。 OKをクリックします。 Signal Integrity Model ダイアログが表示されます。
3.モデルを設定して、OKをクリックします。

パッシブ部品の設定

抵抗やコンデンサなどの部品を設定する場合、種類と定数を入力する必要があります。 定数はValueの項目に入力し、全体の部品のパラメータとして設定することができます。
抵抗アレーのような複合部品もサポートしています。 部品の種類を選択した後、Signal Integrity ModelダイアログのSetup Part Arrayボタンをクリックして設定することができます。 Part Array Editorダイアログでは、ピンとそれらの接続に見合う定数／モデルを設定することが可能です。

ICの設定

ICのタイプモデルを設定するには、いくつかの方法があります。
1.Type (IC)を選択した後、テクノロジータイプを簡単に選択できます。 この部品をシミュレーションする時は、そのテクノロジーの適切なピンモデルが使用されます。
2.より高度なコントロールが要求される場合、詳細なテクノロジーやさまざまなピンモデルを割り当てることが可能です。 これは、Signal Integrity Modelダイアログの下部にあるピンリスト中のピンのドロップダウンリストから選択して実行できます。 どのような設定の変更も、元のテクノロジより優先されることに注意してください。

IBISファイルのインポート

別の重要なオプションは、IBISファイルをインポートする機能です。
1.IBIS (Input/Output Buffer Information)ファイルに記述されているICモデルの入力／出力特性を使用するには、Signal Integrity ModelダイアログでImport IBISボタンをクリックします。 Open IBIS FileダイアログからIBISファイルを選択してOpenをクリックします。 IBIS Converterダイアログが表示されます。

2.IBISファイルに含まれた必要な部品を選択します。 Altium Designerは、IBISファイルを読み込み、インストールしたピンモデルのライブラリ内のIBISファイルからピンモデルをインポートします。 もし、同じモデルが複数、発見されれば、既存のモデルを上書きするかのメッセージが表示されます。 更に、IBISファイルで指定されたように、部品のすべてのピンは適切なピンモデルに割り当てられます。
3.自動でモデルが割り当てられたピンの成功／不成功の結果をレポートに生成します。 更に、上部に記述された様に、適切なピンのモデルを手動で選択してカスタマイズすることが可能です。
4. OKボタンをクリックすると、IBIS情報のインポートは完了し、Signal Integrity Modelダイアログに戻ります。

ピンモデルの編集

そのピンのさまざまな電気的特性を指定して、既存のピンモデルの編集や追加することが可能です。 これは、BJT、コネクタやダイオードのような他の種類にも利用できることに注意してください。
1.ピンモデルを編集するには、Signal Integrity ModelダイアログのAdd/Edit Modelボタンをクリックします（ボタンがこのタイプに対して有効な場合）。 Pin Model Editorダイアログを表示させます。
2.必要な変更を行なってOKをクリックします。
3. 新しいピンモデルの追加の場合、この新しいモデルは他の部品のピンでも今後利用可能です。

回路図でのシグナルインティグリティのデザインルール

シグナルインティグリティ用のパラメータとして使用されるPCBのデザインルールは、回路図においてもデザインルールを定義することができます。 シグナルインティグリティ解析を行う場合、電源ネットとそれらの電圧をPCBのルールで定義する必要があります。 回路図の各電源ネットにPCBディレクティブを追加します。

回路図で電源ネットのデザインルールを追加するには：
1. Place » Directives » PCB Layoutを選択します。 ディレクティブがカーソルに表示されます。
2. TABキーを押すと、未定義のルールが追加されているParametersダイアログが表示されます。
3.Undefined ruleを選択し、Editボタンをクリックします。 Parameter Propertiesダイアログが表示されます。

4. Edit Rule Valuesボタンをクリックすると、表示されたChoose Design Rule Typeダイアログからルールタイプを選択できます。
5.ダイアログをスクロールダウンさせSignal Integrityルールの項目からSupply Netsを選択します。 OKをクリックします。 Edit PCB Rule (From Schematic)ダイアログが表示されます。

6.この電源ネットの電圧値を入力してからOKボタンをクリックします。 OKをクリックしてダイアログを閉じます。
7.これで適切なネットにPCBルールの設定されたディレクティブを配置することができます。 ディレクティブがネットに適切に配置されればドットが表示されます。 デザインがPCBに移行された後、ルールはPCBデザインルールに追加されます（PCBのDesign » Rulesコマンドで確認することができます）。
8.同じようにGNDネット(Voltage = 0)や他の電源ネットにもPCBルールディレクティブを配置します。
9.ディレクティブ配置モードを終了するには、右クリックします。
回路図エディタでは、ルールの範囲（ルールの適応範囲）はパラメータが追加される場所（例えば、ワイヤまたはピン）によって定義されることに注意してください。 PCBエディタでは、ルールの範囲はルール自身内で定義することができます。

シグナルスティミュラスのデザインルール

他のデザインルール設定では、シグナルスティミュラスのデザインルールを回路図エディタで設定することができます。 このルールが適応されると、スティミュラスは解析されているネットの各出力ピンに投入されます。 これは、''all'の範囲を使用するデザインルールが要求される為、このルール用のシートパラメータを作成する必要があります。 もし、このルールを設定していない場合、デフォルトルールオプションの値が使用されます。

1.回路図エディタでDesign » Document Optionsを選択し、Document OptionsダイアログのParametersタブをクリックしてシートパラメータを追加します。 Add as RuleボタンをクリックしてParameter Propertiesダイアログを表示させます。
2. Edit Rule ValuesボタンをクリックしてChoose Design Rule Typeダイアログを表示させます。 スクロールダウンさせ、Signal Integrityルールの項目の中にあるSignal Stimulusを選択します。 OKをクリックします。 Edit PCB Rule (From Schematic) - Signal Stimulus ダイアログが表示されます。
3.スティミュラスの種類、開始レベルや時間を選択します。 OKをクリックしてダイアログを閉じます。

PCBでのシグナルインティグリティのデザインルール

オーバーシュート、アンダーシュート、インピーダンス、スロープなどシグナルインティグリティのパラメータは、標準のPCBデザインルールの様に指定することができます。 PCBエディタでDesign » Rules を選択し、これらのルールを設定します。 回路図エディタでパラメータを使用してこれらのルールを設定することができ、それらは、PCBレイアウトへデザインを移行した後にPCB Rules and Constraint Editorダイアログに表示されます。

これらのルールには、2つの目的があります。 一つは、PCBでDRCチェックを実行した場合にボード全体を解析しルールに違反した個所をチェックします。 二つ目は、Signal Integrityパネルを使用した時です。 これらのルールは、どのネットがどのテストに通過できなかったかをグラフ式にパネルに表示する時に使われます。

SI設定オプションの設定

Tools » Signal Integrityを選択し、すべての部品にモデルが割り当てられたとき、SI Setup Optionsダイアログは、開いているプロジェクト上で実行するコマンドを最初に表示します。
1.必要であればトラックのインピーダンスと平均長を設定します。 これら配線の特性は、PCBにまだネットが移行されていない、または未配線のネットがある場合にのみ使用されます。
Supply Nets とStimulus タブは回路図のみの方法のときに表示されることに注意してください。
2. Analyze Designをクリックするとデフォルトの初期解析が実行され、反射、クロストークを解析する為のネットを選択することができるSignal Integrityパネルが表示されます。

デザインが初めて解析される際には、4つのデフォルトの許容範囲および回路図またはPCBで設定されたシグナルインティグリティで使用するルールがすべて有効になります。 これらの検査する内容と許容範囲の設定は、Signal IntegrityパネルのMenuボタンをクリックして表示されるSet Tolerancesで設定することができます。

回路図のみの方法でのシグナルインティグリティ設定オプション

1.プロジェクトにPCBが無い場合、Signal Integrity パネルのSI Setup オプションをいつでも変更することができます。Menu ボタンをクリックするか、Setup Optionsを選択してください。 SI Setup Options ダイアログが表示されます。
2. Track Setupタブではシミュレーションで使用するデフォルトの配線長を指定します。 デフォルトの配線長は、PCBが存在し配線長が存在する場合には使用されません。例えば、Use Manhattan length（マンハッタン長）を確認することができないときにはPCBのトラックの代わりにこの値を使用します。 このタブのTrack Impedanceの項目も同様に設定します。
3. Supply NetsとStimulusタブをクリックすると、有効なネットおよびスティミュラスに関する情報が表示されます。 これらのタブでは、PCBまたは回路図でのルールの通常の設定方法以外に、他のインタフェースでもこれらの特性を定義することができます。

Signal Integrityパネルの使用

初期設定を実行後、Signal Integrityパネルには解析結果のデータが表示されます。 この解析結果や、様々なテストを通過したネットは、パネルの左側のリストに表示されます。
システムで表示できるパネルは一つだけです。 再度、Tools » Signal Integrityを実行しても、表示しているパネルの内容はクリアされ、新しい解析結果が上書きされることに注意してください。 これは、プロジェクトの回路図またはPCBに変更を加えた後、または新しいプロジェクトで解析を始める時に結果を新たにする為に使用されます。

スクリーニング結果の表示

初期スクリーニング解析では、多数のネットを素早く解析し多くの情報を得ることができます。 そして、反射と（または）クロストーク解析の様な、より精密な検査を行う為の評価ネットを識別します。 リストの左側に解析結果が表示されます。
各ネットは、3つの部類（Passed; FailedまたはNot Analyzed）のうちのどれか1つに割り当てられます。

• Passedは、定義されたテスト内容にパスしたネットを表します。
• Failedは、定義されたテスト内容にパスできなかったネットです。 違反した値の欄は赤く表示されます。
• Not Analyzedは、何らかの原因でテストできなかったネットを表します。 テストできなかった原因を表示するには、右クリック（またはMenuをクリック）してShow/Hide Columnsを選択し、Analysis Errors欄を有効にします。

Failedネット

解析に失敗する共通の原因の多くは、ネットに接続されたコネクタ、ダイオード、トランジスタがある場合や出力ピンが全く無いあるいは複数の出力ピンがある場合です。 ネットが遮られる時（双方向ピンを含みネットに出力ピンが無い時）、各双方向ピンは、出力ピンとして別個にシミュレーションが行われます。 これらのシミュレーションから最悪の場合の結果が表示されます。 スクリーニングテストでネットを解析できない場合でも、反射やクロストークのシミュレーションを行う際に確認することができる可能性があることに注意してください。
ネットは、スクリーニングと更なるシミュレーションで間違った解析結果に結びつく他のエラーを持つことが可能です。 これらのネットは赤くハイライトで表示されます。 更に解析されたネット（例えば、PCBでまだ配線されていないネット）は、グレーで表示されます。

FailedまたはNot Analyzedネットの確認

FailedまたはNot Analyzedネットの原因を表示するには:
1.ネットが赤くハイライト表示されている場合は、ネットを選択してからマウス右クリックでShow Errorsを選択します。 問題箇所を修正する為にクロスプローブさせることができるMessagesパネルに、メッセージが表示されます。
2.選択したネットのすべての情報を表示するには、右クリックしてDetailsを選択します。 Full Details ダイアログが表示され、スクリーニング解析から計算された情報やその他の基本的な情報がすべて表示されます。

3.右クリックメニュー（またはMenuをクリック）からCross Probeを選択すると回路図またはPCBのどちらかの選択したネットにクロスプローブ（ジャンプ）します。 F4ショートカットキーを使用して、Signal Integrityパネルとデザイン間の表示を交互に切り替えることもできます。
4.どのネットが、単一のネットあるいはネットのグループに連結されているか、希望のネットを選択して表示させます。その後、右クリックかFind Coupled Netsを選択してください。 この操作は、選択されたネットに連結されたすべてのネットを選ぶことになります。 ネットの連結が考慮される基準は、Preferencesダイアログ（Signal IntegrityパネルのMenuボタンからPreferencesを選択して表示されます）で設定することができます。
5.過程またはレポート情報は、クリップボードにコピーし他のアプリケーションに貼り付けることができます。 要求したネットを選択し、右クリックメニューからCopyを選択します。 更に、右クリックメニューからShow/Hide Columnsコマンドを使用して各項目を選択し、表示させる情報をカスタマイズできます。
6.ハイライト表示された解析結果のレポートは、Signal Integrityパネルで右クリックメニューからDisplay Reportを選択して利用することができます。 これは、テキストエディタでレポートファイル（Signal Integrity Tests Report.txt）として開き、プロジェクトに追加されます。

Preferencesの設定

定義したすべての解析を適用する為のさまざまなプリファレンスを指定することができます。 これらは一般的な設定、統合方法や正確なしきい値も含まれています。
プリファレンスでの変更は、すべてのプロジェクトに適用されます。 すべてのプリファレンスの設定は\Documents and Settings\User_name\Application Data\Altium Designerフォルダにファイル名称SignalIntegrity.iniで保存されます。

1. Signal IntegrityパネルのMenuボタンをクリックしてPreferencesを選択するとSignal Integrity Preferencesダイアログが開きます。

2.関連するタブをクリックし、必要なプリファレンスを設定してからOKをクリックします。
3. Signal Integrity preferencesダイアログのすべての設定項目はDefaultsボタンをクリックして、デフォルトの初期状態に戻すことができます。

Generalタブ

General タブでは、シグナルインティグリティ解析の実行に関係したエラーがデザインに存在する場合、ヒントあるいはワーニングを表示するなどのエラーの取り扱いについて設定します。 ヒントや警告はMessagesパネルにリスト表示されます。 Show Warningsオプションが有効の場合、ワーニングが発生すると、Signal Integrityパネルにアクセスする際にwarning confirmationダイアログが表示されます。 更に、波形表示の際にはSignal Integrityパネルを隠しておく設定ができます。 また、シグナルインティグリティ測定の際のデフォルト単位が定義でき、波形結果がWaveform Analysis画面に表示される際に、プロットタイトルやFFTチャートを表示するかどうか設定できます。

Configurationタブ

Configuration タブでは、カップルネットとみなすネット間の最大距離や最小長さなどシミュレーションに関連する数々のしきい値を設定できます。

Integrationタブ

Integrationタブでは、解析のために使用される数値積分の方式が設定できます。 Trapezoidal（台形法）は解析が比較的早く正確ですが、ある条件下では積分境界が発散する傾向があります。 Gear法では解析により多くの時間を要しますが計算結果はより安定している傾向があります。 更に、高次のGear法を使えば高精度ですが、解析に要する時間も増えていきます。 Trapezoidalを使用するのがデフォルトの設定です。

Accuracyタブ

Signal Integrity PreferencesダイアログのAccuracyタブでは、解析に関与する計算アルゴリズムが使用するさまざまなしきい値や限度設定を行ないます。

DC Analysisタブ

DC Analysisタブでは、DC解析に関連したさまざまなパラメータ用のしきい値や限度設定を行ないます。

許容範囲の設定

デザインが初めて解析される際には、4つのデフォルトの許容範囲および回路図またはPCBで設定されたシグナルインティグリティで使用するルールがすべて有効になります。
1. Signal IntegrityパネルのMenuボタンをクリックしてSet Tolerancesを選択すると、Set Screening Analysis Tolerancesダイアログが表示され、これらのルールを有効／無効に設定することができます。
2.デザインが解析される際に有効としたいルールタイプ右側のEnabledチェックボックスをクリックしてチェックマークを入れます。
3.シグナルインティグリティで使用するルールを追加／変更するには、PCB Signal Integrity Rulesボタン（回路図のみの方法で無い場合）をクリックし、PCB Rules and Constraints Editor ダイアログを開きます。 必要な修正が終わったらダイアログを閉じてからSignal IntegrityパネルのOKをクリックします。

解析の準備

解析を実行する前に、解析するネットを選択する必要があります。 もし必要があれば、Edit Buffersメニューを使用して、部品のPart technologyやピンの属性の表示、変更やネットに終端を追加することができます。

解析するネットの選択

ネット上の解析（反射やクロストーク）を行うには、ネットがSignal Integrityパネルの右側のリストで選択されている必要があります。
1.パネル左側のリストで解析を行いたいネットをダブルクリックすると、ネット名はパネル右側にリストされます。
あるいは左側のリストで選択したネットを右側のリストに移動させるには矢印ボタンを使用してください。 左側のリストで複数のネットを選択するには、ShiftまたはCtrlキーを押しながらマウスでネットをクリックします。
2.ネットが選択された状態であれば、シミュレーション実行前に更に詳細な設定を行うことが可能です。

VictimとAggressorネットの設定

クロストーク解析を行う場合、ネットをVictim（観察）、Aggressor（ノイズ源）に分類する必要があります。 複数のネットが選択（右側のリストに移動）された場合にのみこの機能が有効であることに注意してください。
1.右側のリストでネットを選択して右クリックしSet Aggressorまたは Set Victimを選択します。 ネット名左側のステータス表示が更新されます。
2.マウス右クリックメニューからClear Statusを選択すると設定が解除されます。

双方向ピンの方向設定

与えられたネットに含まれる双方向ピンのDirectionを設定することができます。 Directionを設定するには:
1.右上のリストから影響を与えたネットを選択すると、下の欄にそのネットに含まれるピンのリストが表示されます。
2.ピンのリストからin/outステータスを変更したい双方向ピンを選択し、マウス右クリックメニューからToggle In/Outを選択するとステータスを変更できます。 これらのin/outの設定はプロジェクトに保存され次回使用する際も有効です。
3.マウス右クリックのメニューからCross Probeオプションを選択して、関連した回路図・PCBドキュメントのどちらにもクロスプローブすることができます。

バッファの編集

入力と出力モデルやピン方向など、部品のPart Technologyやピン属性を表示、変更することができます。 右側のリストで、選択したネットに接続されている部品を変更することができます。 ピンのリストでマウス右クリックしてEdit Bufferを選択すれば、部品の属性を編集できます。
コンポーネントのパートテクノロジーを変更しても、それはピン単体の特性の変更だけで、部品全体の変更では無いことに注意してください。 Edit Bufferボタンを使用して行うすべての変更は、回路図に 含まれるシグナルインティグリティ・モデルから設定されたテクノロジー/ピンモデルの内容を上書きします。
1.ダイアログやオプションは、ピンが属する部品のタイプ（例えば、resistor, IC, BJTなど）によって変わります。 Integrated Circuitダイアログは、IC部品用のダイアログです。
2.Input ModelとOutput Modelの欄はPart Technologyのタイプに依存して変化します。 Component Part Technologyをドロップダウンから選択すれば、関連したデフォルトのテクノロジーモデルがモデル欄に入力されます。
3.ピンのTechnologyとDirectionをプルダウンから選択すれば、適切なInputと/またはOutputモデルがそれぞれの欄に表示されます。 TechnologyやDirectionの変更は、解析実行時のみに有効です。 これらはローカルな修正で、パネルを閉じるとリセットされ保存されません。 必要な変更を行って、OKをクリックします。

終端

信号波形の乱れは、伝送線路における複数の反射波によるものです。 これらの反射や''リンギング'はPCB設計においてドライバー／レシーバーのインピーダンス不整合により発生します。 通常、ドライバーが低いインピーダンス、レシーバーが高いインピーダンスです。

ドライブ側での理想的な信号の質を得るには、反射を0にする（リンギングがない）ことです。 リンギングのレベルは、終端を使用することで、デザインが許容できるレベルに下げることができます。

Signal Integrityパネルは、ネットの指定した位置に '仮想的な終端'を挿入して評価できるターミネーションアドバイザーを装備しています。 この方法で、物理的にボードを作成しなくても、自由にターミネーションの方法をシミュレーションすることができます。
シミュレーションできる終端の種類は:

• シリーズ抵抗
• プルアップ抵抗（VCCへ）
• プルダウン抵抗（GNDへ）
• プルアップ・ダウン抵抗（VCCとGNDへ）
• コンデンサ付きプルダウン（GNDへ）
• パラレルコンデンサ（GNDへ）
• ショットキーダイオード

各終端の種類は、リストから有効／無効を設定することができます。 反射またはクロストーク解析を実行した際に、有効となった終端の種類ごとにシミュレーション波形を出力します。 シリーズ抵抗の終端を使用した場合、それは選択したネットのすべての出力ピンに配置されます。 他の終端はネットのすべての入力ピンに配置されます。
更に、終端の最良の結果を得るには、ネットの特性に応じた最適な定数を設定することが必要です。
1.終端の種類を選択する時、下部にその種類に応じた終端の図が表示されています。 この図では、終端に使用する抵抗やコンデンサの最小値と最大値の定数を設定することができます。
2.定数の最小値と最大値は、スイープ数（終端のリストに表示されます）が1以上の数値に設定される時に使用されます。
3.終端の種類についての詳細な情報は、Help ? ボタンをクリックすれば表示されます。 Suggestオプションが有効になっている場合は、推奨の定数が計算され（各終端の種類の情報ポップアップに記載された公式によります）ライトグレーで表示されています。 この値を採用するか、必要ならばSuggestオプションを無効にし、他の定数を入力することもできます。
4.もし、スイープを設定したい場合は、Perform Sweepが有効で、解析が実行される時に必要なSweep Stepsの数が設定されていることを確認します。 定数の比較検証のため、スイープごとに波形が生成されることに注意してください。

回路図に終端を配置

一度、波形が作成され最適な終端が見つかれば、回路図シートに直接、終端を配置することができます。 それは、Termination リストでマウス右クリックすることで可能です。 回路図への終端の配置は、現在、選択されたネットにのみ適用されることに注意してください。
'仮想の終端'' としてではなく、選択した終端回路を実際に回路図に配置したい場合:
1. Signal IntegrityパネルのTerminationの項目内でマウス右クリックしPlace on Schematicを選択します。

2. 終端用に使用するライブラリコンポーネントのようなさまざまな属性の設定、部品配置を自動あるいはマニュアルで行うかの設定、選択したピンにのみ終端を配置する設定、部品に使用する正確な定数などの設定項目を持ったPlace Terminationダイアログが表示されます。 OK をクリックして続けます。
3. シグナルインティグリティ・アナライザは、目的のピンを含んだソース回路図を検索し、そしてドキュメントの空いている個所に正しい定数を持った必要な素子（抵抗、コンデンサまたは必要なものは何でも）やパワーオブジェクトを追加します。 回路図の目的のピンに終端素子を接続します。

この後に、追加した素子をピンに正確に配線することが必要になるかもしれないことに注意してください。 更に、PCBに、同様に追加した素子を含める場合、同期させPCBで配線する必要があります。 Design » Update PCBを選択して、同様にこれらの部品を追加する為にPCBを回路図と同期させます。

解析の実行

1.必要なネットの設定（と終端オプションの選択）が完了したら、波形を生成するために、Signal Integrity パネルのReflection またはCrosstalk ボタンをクリックします。
2.解析が開始され、シミュレーション波形ファイル( PCBDesignName.sdf )が作成されます。 このファイルは、ProjectsパネルのGenerated\Simulation documentsフォルダに表示され、分割されたタブで開きます。 そして、Simulation DataエディタのWaveform Analysis ウィンドウに解析結果が表示されます。
3.選択した各ネットについて、チャートが生成されWaveform Analysis ウィンドウ に波形が表示されます。

反射

反射解析は、一つ、または複数のネットをシミュレーションすることが可能です。 しかし、解析するネットの数に応じて解析に要する時間が必要になるので、ネットの数は現実的な数に留めるべきです。
シグナルインティグリティ・アナライザは、PCBからの層の構成や配線の情報およびドライバーやレシーバーのI/Oバッファーモデルを使用してネットの各ノードの電圧を計算します。 2次元解析ソルバーは、自動的に伝送線路の電気的特性を計算します。 DC通過ロスは無視できるぐらい十分に小さいと仮定してモデリングされています。
選択された各ネットについては、チャートが生成され、Waveform Analysis ウィンドウ内のネット名称のタブと共に解析結果が表示されます。 チャートには、終端オプションの波形が含まれています。

クロストーク

クロストークの解析では、2つ以上のネットを必要とします。 通常、ノイズ発生源のネットとそのすぐ隣の2つまたは3つのネットが解析対象となります。
クロストークのレベル（またはEMIの範囲）は、信号線の反射の大きさに比例します。 もし、正しい終端により信号の乱れを少なくし反射の影響も無視できるレベルまで下ることができれば、信号はロスなく終端まで伝達されクロストークもまた最小になるでしょう。 詳細は、 終端 を参照してください。
クロストーク解析では、すべてのネットはCrosstalk Analysis と言う名称のチャートに表示されます。

波形解析画面の使用

シミュレーションデータ・エディタのWaveform Analysis ウィンドウには、個々のシミュレーション解析実行毎に追加される一つ、または複数のタブがあります。 各タブは複数の波形プロットを表したチャートを含み、各波形プロットは複数のシミュレーションデータの波形を表示することができます。 この画面には、4つまでの測定プロットを同時に表示することができます。

ソースデータの選択

初期のソースデータは、シグナルインティグリティの設定に含まれていたすべてのネットから構成され、Sim Data パネルのWaveforms の項目にリスト表示されます。 更に、アクティブチャートで使用できるソースシミュレーション波形のリストを設定することができます。
1.メニューからChart » Source Data を選択するか、Sim DataパネルのSource DataボタンをクリックするとSource Data ダイアログが表示されます。 このダイアログには、アクティブチャートで使用できるソースシミュレーション波形がリスト表示されています。
2. CreateボタンをクリックするとCreate Source Waveformダイアログが開き、新たに表示を追加したい波形の一連のデータポイントにX、Yの値を登録するか、またはカスタムのサイン波、パルス波の設定を行うことができます。
3.新たな信号波形の設定を行なってからCreateボタンをクリックすると、SimDataパネルの波形リストに波形名称が追加されます。
4. Source Dataダイアログでは、波形データをASCIIテキストファイル(WaveformName.wdf)で保存することができます。 これらの波形ファイルは 、いつでも再び読み込んでリストに加えることができます。
5. Createボタンで作成したユーザ設定の波形は、Editボタンをクリックして編集することができます。 詳細な情報は、 ユーザ定義波形の編集の項目を参照してください。

波形画面での作業

アクティブチャートとプロットの選択

Waveform Analysis ウィンドウの下部にあるタブ名称をクリックしてチャートを選択します。 波形プロットの範囲内をクリックすることにより、個々のプロットをアクティブにすることができます。

ドキュメント オプション

Document Options ダイアログ（Tools » Document Options または、Waveform Analysis ウィンドウで右クリックして、Document Optionsを選択）で、Number of Plots Visible オプションが All に設定されている場合、 アクティブな波形プロットは、波形名称の周りが黒の実線で縁取られて識別されます。
Number of Plots Visibleオプションが1，2，3または4に設定されている場合、アクティブな波形プロットは、その表示範囲の左側に黒い矢印で識別されます。

波形の選択

Waveform Analysis ウィンドウで、波形名称をクリックするとその波形が選択されます。 選択された波形は太線になり、名称の隣にドットが表示されます。 そして、選択されていない他の波形はマスク（薄く）表示されます。 Mask Level ボタンをクリックしてマスクのコントラストを設定します。Clear ボタン [ショートカット SHIFT + C、または ESC] は、選択とマスクを解除します。

更に、矢印キーやマウスホイールを使用して、波形名を上下に移動することができます。 プロットの表示波形名称の数が多く表示しきれない場合、スクロールアローが表示され、矢印をクリックすることで全リストを見ることができます。
Document OptionsダイアログのHighlight Similar Wavesオプションを有効にすると、同じスイープでのすべての波形をハイライト表示することができます。

波形の拡大

波形表示の拡大したいエリアをマウスでドラッグして選択するとズーム表示します。 波形全体を再度表示するにはマウス右クリックでFit Documentを選択します。

波形の移動

波形プロットから別のプロットへ波形を移動したい場合、移動したい波形の名称部分をクリックして、移動したいプロットの場所までドラッグします。

波形プロットの波形を表示

新たな波形プロットで波形を表示したい場合:
1.まずNumber of Plots Visible(Tools » Document Options)がAllに設定されていることを確認します。
2.波形の名称部分をクリックし、ブランクの波形プロットかチャートの最後の波形プロットの更に下までドラッグします。 新しい波形プロットが作成されます。

プロットへ波形を追加

チャートのアクティブな波形プロットに新たな波形を追加するには
1.波形プロットの領域内をクリックし、Waveform Analysis ウィンドウ内で新規の波形を追加したいプロットをアクティブにします。
2.メニューからWave » Add Wave を選択し、Add Wave to Plotダイアログを表示させます。
3.シミュレーション波形のリストから波形を選択します。 もし必要があれば、functions欄に用意された演算子をExpressionに追加して数学的手法で言語式を作成し、波形を加工して表示することもできます。
4. Createをクリックして、新たな波形が波形プロットに追加されます。

ユーザ定義波形の編集

Create Source Waveformダイアログを使用して手動で作成したユーザー定義の波形を編集することはできますが、シミュレーションの結果として生成された波形を編集することはできません。 これらの波形を変更するには、回路図、またはPCBを修正するか、シグナルインティグリティ解析に戻り、設定を変更する必要があります。

Edit Waveコマンドでは、既存の波形から新規の言語式を作成することもできます。
1. Waveform Analysis ウィンドウで波形名をクリックし、編集したい波形が選択されていることを確認します。
2.メニューからWave » Edit Waveを選択し、Edit Waveformダイアログを表示させます。
3.このダイアログを使用して、選択された波形に関連する数学的手法の言語式を使用して波形を新たに作成するか、またはWaveformリストに表示されている波形リストから新しい波形を選択して波形を変更します。

波形の保存と再読込み

Tools » Store Waveform を選択して、WaveformName.wdfと言うファイル名でASCIIテキストファイル形式として波形を保存することができます。 .wdfファイルはX Y値ペアによって表される一連のデータポイントで波形を表現しています。 一旦、ユーザー定義した波形が保存され、再度読み込まれた場合、読み込まれたその波形は編集できない点に注意してください。
保存された波形を再度、読み込むには、Tools » Recall Waveformを選択し、表示されたRecall Stored Waveformダイアログで.wdfファイルを選択します。 波形名称が、アクティブチャートのSource Data欄のリストに再度、読み込まれます。

新しいチャートの作成

現在の.sdfファイルに追加する新しいチャートを作成することができます。

1. メニューからChart » New Chartを選択し、Create New Chart ダイアログを表示します。
2. 追加する波形の名称とタイトルを記入し、X軸のラベルと単位を設定します。 更に、複雑なデータをチャートに表示するかどうか指定することができます。
3. OKをクリックすると、新しいブランクチャートが波形解析画面に表示され、このチャートのタブがドキュメントの最後に追加されます。

FFTチャートの作成

アクティブなチャートで高速フーリエ変換（FFT）を実行し、結果を新しいチャートで表示することができます。
1.高速フーリエ変換を実行したいチャートを波形解析画面の下部のタブでクリックして選択します。
2. Chart » Create FFT Chartを選択します。 FFTが実行され、結果は新しいチャートに表示されます。 それは新しいタブ(<netname>_FFT)として追加され、画面上でアクティブチャートとして作成されます。

新しいプロットの作成

Plot Wizard を使用して、既存か新しいチャートに新しいプロットを追加することができます。
1.メニューからPlot » New Plotを選択すると、Plot Wizardの最初のページが表示されます。 追加するプロットの名称を入力してNextをクリックします。

2.プロットに表示する項目を設定してNextをクリックします。
3. Addボタンをクリックして、Add Wave to Plotダイアログで追加する波形を選択し（または、言語式を追加）、Createをクリックします。
4. Nextをクリックして波形の追加を続けるか、Finishをクリックしてウイザードを終了させます。 新しいプロットがWaveform Analysis ウィンドウに表示されます。

SimDataパネルの使用

SimDataパネルでは、利用可能なソースデータからアクティブ波形プロットへ波形を追加したり、測定用カーソルを使用して選択された波形の各ポイントを測定するなど、その情報を表示することができます。

パネルの上部のSouce Data セクションには、シミュレーションで生成されたすべての利用可能なソースデータ信号波形のリストが表示されています。 このリストは、Source Dataダイアログ (Chart » Source Data)で表示されるリストと同じ内容です。 Source Dataボタンをクリックして、Source Dataダイアログを開きます。

SimDataパネルからプロットに波形を追加

Waveform Analysis ウィンドウで選択したプロットへ波形を追加するには、Sim Data パネルで追加したい波形を選択してからAdd Wave to Plotボタンをクリックします。

測定カーソル

パネルのMeasurement Cursorsの項目では、1つあるいは両方の測定カーソルを使用して測定値を表示します。
1.2種類の測定カーソル(A と B)は、Waveform Analysis ウィンドウ内の選択した波形名称の部分でマウス右クリックして利用できます。 カーソルをドラッグすることで目的の位置まで移動できます。

2.両方のカーソルについて、カーソルが現在割り当てられている波形の名称とX軸、Y軸データの値（カーソル位置での波形の座標）が表示されています。
3.計算されたX と Y の値は、SimDataパネルのMeasurement Cursorsの項目に表示されます。

波形の測定

ダイアログのWaveform Measurementsの項目では、波形解析画面で選択した波形の立ち上がり、立下り時間といったさまざまな基本的な測定結果を表示します。

結果の分析後

解析結果を分析することで、例えば、選択したネットのリンギングを押さえるためのさまざまな終端を使用して実験することができます。 更に、回路図やPCBを変更して希望の結果に到達するまで、シグナルインティグリティを繰り返す必要があります。